PILOTO V2.0 2026-04-23

Tema 11 — Informatica basica

Representacion y comunicacion de la informacion: elementos constitutivos de un sistema de informacion. Caracteristicas y funciones. Arquitectura de ordenadores. Componentes internos de los equipos microinformaticos.

Version 2.0 · 23 abril 2026

12 diagramas SVG · contenido ampliado 14.3K palabras · 4 tipos de callout · codigo en castellano · ejemplos Ayto Madrid

1. Concepto de dato e informacion

1.1. Definicion de dato

Un **dato** es una representacion simbolica (numerica, alfabetica, alfanumerica) de un atributo o variable cuantitativa o cualitativa. Los datos describen hechos empiricos, sucesos y entidades. Constituyen la **minima unidad semantica** y son irrelevantes por si solos.

> **EJEMPLO**
> El valor "42" es un dato. Por si solo no aporta informacion util.

1.2. Definicion de informacion

La **informacion** es el resultado de procesar, contextualizar y organizar datos, de modo que adquieren significado util para el receptor y permiten la toma de decisiones. Debe cumplir: **integridad** (datos completos) e **inequivocidad** (sin ambiguedad). Ademas: relevante, precisa, completa y adecuada.

Formula: Informacion = Datos + Contexto (valor) + Utilidad (reducir incertidumbre).

1.3. Piramide DIKW (Dato-Informacion-Conocimiento-Sabiduria)

Modelo atribuido a **Russell Ackoff (1989)** que ordena 4 niveles: dato → informacion → conocimiento → sabiduria. Cada nivel responde a una pregunta distinta (¿que hay? · ¿que es? · ¿como funciona? · ¿que hacemos?).



Diagrama D1 — Piramide DIKW con ejemplo real del Ayto Madrid

EJEMPLO AYTO MADRID

Aplicado al **Padron Municipal**: "3.450.000" es dato; "3.450.000 habitantes empadronados a 31-12-2025" es informacion; "la poblacion crece al 0,8% anual y envejece" es conocimiento; "hay que reforzar servicios sociales en distritos envejecidos" es sabiduria.

1.4. Ciclo de vida del dato

Un dato **nace, se transforma, se almacena, se usa y se archiva o elimina**. Las 6 fases canonicas del ciclo de vida son:

FASE	ACCION	EJEMPLO AYTO MADRID
1. Captura	Adquisicion	Alta en Padron (formulario)
2. Almacenamiento	Persistencia	BBDD corporativa
3. Procesamiento	Transformacion	Calculo empadronados/distrito
4. Uso	Explotacion	Portal del ciudadano
5. Publicacion	Distribucion	Open Data Madrid
6. Archivo/eliminacion	Retencion o borrado	Archivo historico 5 anos

1.5. Calidad del dato (ISO 8000)

Las **4 dimensiones canonicas de calidad del dato**:

- **Exactitud** (accuracy): el dato refleja la realidad.
- **Completitud** (completeness): no faltan atributos obligatorios.
- **Consistencia** (consistency): mismo valor en todos los sistemas.
- **Oportunidad** (timeliness): actualizado cuando se usa.

> DATO CLAVE EXAMEN
> Las 4 dimensiones minimas son **exactitud, completitud, consistencia, oportunidad**. ISO 8000 amplia a 10+ dimensiones.

1.6. Metadatos

"Datos sobre los datos" describen contexto, contenido y estructura. 3 tipos: **descriptivos** (titulo, autor), **estructurales** (campos, tipos), **administrativos** (permisos, retencion). [ISO 11179]

> EJEMPLO AYTO MADRID
> En Open Data Madrid (datos.madrid.es) cada dataset incluye metadatos **DCAT-AP-ES**: titulo, descripcion, fecha, frecuencia, licencia (CC-BY 4.0), responsable, formato.

2. Sistemas de informacion

2.1. Definicion

Un **sistema de informacion (SI)** es un conjunto de elementos (aplicaciones, maquinaria, usuarios, procedimientos) disenado para el tratamiento de informacion.

> **DATO CLAVE EXAMEN**
> "Sistema de informacion" NO es sinonimo de "sistema informatico". Un archivador fisico con fichas es un SI valido. Los SI informatizados son un subconjunto.

2.2. Componentes basicos

Los SI tienen **3 partes principales** (personas, procesos, tecnologias) desglosadas en 7 componentes:



Diagrama D2 — 7 componentes de un SI organizados por tipo (tecnologia / flujo / humano)

2.3. Caracteristicas

Un SI debe cumplir 10 caracteristicas (disponibilidad, seleccion, adaptacion, capacidad de relacion, tiempos respuesta, exactitud, flexibilidad, fiabilidad, **seguridad**, copias de seguridad).

> **DATO CLAVE EXAMEN**
> La **triada CIA** (Confidencialidad, Integridad, Disponibilidad) es el principio fundamental de seguridad, recogido en **ISO 27001** y en el **Esquema Nacional de Seguridad (RD 311/2022)**.

2.4. Funciones principales (EAPS)

1. **Entrada** de informacion (manual o automatica/API)
2. **Almacenamiento** (memoria principal y secundaria)
3. **Procesamiento** (calculos, transformacion)
4. **Salida** (al usuario o a otro SI)

2.5. Tipos de SI por nivel organizacional



Diagrama D3 — Piramide de tipos de SI por nivel organizacional

TIPO	SIGLA	NIVEL	EJEMPLO AYTO MADRID
Procesamiento transacciones	**TPS**	Operativo	Padron Municipal
Informacion gerencial	**MIS**	Tactico	Informes mensuales por distrito
Soporte a la decision	**DSS**	Analitico	Simulacion impacto subida IBI
Informacion ejecutiva	**EIS**	Estrategico	Cuadro de mando del Alcalde

2.6. SI transversales y herramientas

ERP (SAP, Dynamics, Sorolla2), **CRM** (Salesforce, CAU), **SCM**, **BPM**, **BI**, **Data Warehouse**, Data Lake, Data Lakehouse, **Cuadro de Mando Integral** (Balanced Scorecard, Kaplan & Norton 1992: financiera / clientes / procesos / aprendizaje).

2.7. Metodologias de implantacion

Metrica v3 (MAP 2001, metodologia oficial AAPP Espana), ITIL v4, COBIT 2019, Scrum / Kanban / SAFe.

3. Arquitectura de ordenadores

Conjunto de **reglas, normas y procedimientos** que especifican las interrelaciones entre componentes logicos y fisicos. Distinguir entre **arquitectura (ISA)**, la vision del programador, y **organizacion**, la implementacion hardware.

3.1 y 3.2. Von Neumann vs Harvard

Von Neumann (1945, "First Draft EDVAC"): **memoria unica** para datos e instrucciones. Harvard (Mark I, 1944): **memorias separadas** con buses propios.



Diagrama D4 — Comparativa Von Neumann vs Harvard

3.3. Harvard modificada

Los procesadores actuales (x86-64, ARM Cortex-A) usan Harvard modificada: memoria principal unica (como Von Neumann) pero **cache L1 separada (L1i / L1d)**. Combina lo mejor de ambas.

4. Generaciones de ordenadores



Diagrama D5 — Timeline de generaciones (5 canonicas + 6ª extension moderna)

GEN	PERIODO	TECNOLOGIA	EJEMPLO
1ª	1940-1952	Valvulas de vacio	ENIAC, Mark I, UNIVAC
2ª	1952-1964	Transistores (Bardeen/Brattain/Shockley 1947)	TRADIC, IBM 1401
3ª	1964-1970	Circuitos integrados SSI/MSI (Kilby 1958)	IBM S/360, PDP-11
4ª	1971-1981	Microprocesador VLSI (Intel 4004, 1971)	Altair 8800, Apple I, IBM PC
5ª	1981-1991	VLSI masivo, IA, GUI	Mac, Windows 1.0, WWW 1989
6ª	1991 → hoy	Cloud, multinucleo, cuantica, neuromorfica	IBM Q, Intel Loihi

EJEMPLO AYTO MADRID

El primer ordenador en Espana fue un **IBM 650 adquirido por RENFE en 1959** para gestion de reservas. En la administracion publica espanola, la mecanizacion masiva llegaria en los 70 con ordenadores IBM de 3ª gen.

5. Componentes internos (CPU, memoria, E/S)

5.1. Buses

BUS	DIRECCION	FUNCION
Control	Unidireccional (UC→dispositivos)	Senales/ordenes
Direcciones	Unidireccional (CPU→memoria)	Direcciones memoria (lectura/escritura)
Datos	Bidireccional	Datos hacia/desde memoria y E/S

5.2. CPU: CISC vs RISC

ASPECTO	CISC	RISC
Instrucciones	Complejas, tamano variable (~1500)	Simples, tamano fijo (~50-400)
Ciclos/instr	4-10 (antes uops)	1 (pipelined)
Acceso memoria	Cualquier instruccion	Solo LOAD/STORE
Registros	Pocos (8-16)	Muchos (32+)
Ejemplos	Intel Core, AMD Ryzen	ARM Cortex, Apple M4, RISC-V

DATO CLAVE EXAMEN

x86-64 es **CISC** pero internamente traduce a microinstrucciones RISC (uops) antes de ejecutar. Esto permite que compita en rendimiento con RISC puro.

5.2.3. Multithreading / HyperThreading / SMT

Permite a un nucleo ejecutar **2 hilos simultaneos** duplicando unidades logicas. Intel=HyperThreading, AMD=SMT. Un **Intel i9-14900K con 24 nucleos** presenta al SO **32 hilos logicos** (8 nucleos-P × 2 HT + 16 nucleos-E × 1 = 32).

5.2.4. Pipelining (segmentacion)

Tecnica fundamental para acelerar sin subir frecuencia. Divide la ejecucion en **etapas** que se solapan. Pipeline RISC clasico: **5 etapas**:

1. **IF** Instruction Fetch
2. **ID** Instruction Decode
3. **EX** Execute
4. **MEM** Memory Access (LOAD/STORE)

5. **WB** Write Back

Procesadores modernos tienen 15-19 etapas. Sin pipeline una instr. ocupa 5 ciclos; con pipeline en estado estacionario se completa **1 instruccion por ciclo** (IPC=1).

Hazards: estructural (recursos compartidos), datos (dependencias), control (saltos). Soluciones modernas: forwarding, prediccion de saltos (aciertos >95%), ejecucion especulativa, ejecucion fuera de orden.

DATO CLAVE EXAMEN

Spectre y Meltdown (2018) aprovechan la ejecucion especulativa: los efectos de instrucciones especulativas dejan rastros en cache, permitiendo leer memoria protegida. Afectaron a casi todos los procesadores Intel/AMD/ARM posteriores a 1995.

5.3. Componentes internos CPU

La CPU tiene 3 subsistemas: **Registros, Unidad de Control (UC), Unidad Aritmetico-Logica (ALU)**.



Diagrama D6 — Bloques internos de la CPU y conexion al exterior

5.3.1. Registros

Los registros son pequenas zonas de memoria de acceso muy rapido (~0,3 ns). Principales: `MAR` (direccion memoria), `MBR` (dato intercambio), `CP` (siguiente instruccion), `RI` (instruccion en curso), `ACC` (acumulador), `SP` (pila), `FLAGS` (estado), `GPRs/SPRs` (proposito general/especifico).

> **DATO CLAVE EXAMEN**
>
> Si el **MAR tiene n bits**, se pueden direccionar **2^n palabras**. MAR 32 bits = 4 GB; MAR 64 bits = 16 EB.

5.3.1.1. Registros FLAGS / EFLAGS / RFLAGS (x86)

REGISTRO	ANCHO	ARQUITECTURA	EPOCA
FLAGS	16 bits	8086 / 80286	1978-1985
EFLAGS	32 bits	80386, 80486, Pentium	1985-presente
RFLAGS	64 bits	x86-64 (AMD64, Intel 64)	2003-presente

Bits principales de FLAGS:

BIT	NOMBRE	DESCRIPCION
0	CF Carry	Acarreo en operaciones aritmeticas
2	PF Parity	Paridad del resultado
6	ZF Zero	1 si resultado es cero
7	SF Sign	Signo (bit mas significativo)
9	IF Interrupt	Habilita interrupciones
11	OF Overflow	Desbordamiento con signo

```
COMPARA A, B        ; resta A-B, actualiza ZF, SF, CF, OF
SALTA_SI_IGUAL FIN  ; salta a FIN si ZF=1 (eran iguales)
```

5.4. Ciclo de ejecucion de instrucciones



Diagrama D7 — Ciclo Fetch-Execute: 7 pasos en 2 fases canonicas

EJERCICIO RESUELTO

Una instruccion `SUMA A, B` suma EAX=10 y EBX=5 y guarda el resultado en EAX. Tras la ejecucion: EAX=15. Flags: ZF=0 (no cero), SF=0 (positivo), CF=0 (sin acarreo), OF=0 (sin desbordamiento), PF=1 (15=00001111, numero par de 1s).

5.5. Modos de direccionamiento



Impropios: implicito · inmediato

Propios: directo · indirecto · relativo · indexado

Diagrama D8 — 5 modos de direccionamiento con mismo operando (42)

REFERENCIA CRUZADA

En ARM/RISC-V la mayoria de instrucciones aritmeticas solo operan sobre registros; para memoria se usan exclusivamente `LDR` / `STR`. Es la **arquitectura load-store**, caracteristica fundamental RISC.

6. Memoria

6.1. Jerarquia de memoria



Diagrama D9 — Jerarquia clasica de 7 niveles

DATO CLAVE EXAMEN

Cada nivel de la jerarquia es ~10-100× mas lento y ~10-100× mas grande que el anterior. **SRAM** (biestables, cache) = rapida y cara. **DRAM** (condensadores, RAM) = barata, densa, necesita refresco cada ~64 ms.

6.2. Evolucion RAM (DIP → SIPP → SIMM → DIMM → DDR1-5)



Diagrama D10 — Evolucion RAM: mayor barra = mas velocidad/capacidad

SPEC	DDR	DDR2	DDR3	DDR4	DDR5
Ano	2000	2003	2007	2014	2021
Voltaje	2,5 V	1,8 V	1,5 V	1,2 V	1,1 V
Frec. MT/s	200-400	400-1066	800-2133	2133-4800	4800-8400
BW max	3,2 GB/s	8,5 GB/s	17 GB/s	38,4 GB/s	67,2 GB/s
Cap max	1 GB	8 GB	16 GB	64 GB	128 GB
Pines	184	240	240	288	288

> **DATO CLAVE EXAMEN**
> DDR2 y DDR3 tienen **mismos 240 pines pero INCOMPATIBLES** (muesca distinta, voltaje distinto). DDR4 y DDR5 tienen **mismos 288 pines pero INCOMPATIBLES** (voltaje 1,2 V vs 1,1 V).

6.2.8. Memoria virtual y paginacion

Pagina (4 KB tipicas) + **marco de pagina** + **tabla de paginas**. La **MMU** traduce direcciones virtuales a fisicas consultando la tabla; el **TLB** es una cache de esas traducciones. Un **fallo de pagina** provoca carga desde disco (swap / pagefile).

6.3. ROM: PROM / EPROM / EEPROM / Flash

TIPO	REPROGRAMABLE	METODO BORRADO
ROM (mask)	No	—
PROM	1 vez	Fusibles (irreversible)
EPROM	Si	Luz ultravioleta (ventana cuarzo)
EEPROM	Si	Electrica (byte a byte)
Flash	Si	Electrica (por bloques/paginas)

NAND Flash: alta densidad, barata → SSD, pendrives, moviles. Subtipos SLC (1 bit/celda), MLC (2), TLC (3, dominante), QLC (4). **NOR Flash**: acceso aleatorio, baja densidad → firmware, BIOS.

6.4. BIOS vs UEFI

BIOS vs UEFI

BIOS · 1975		UEFI
16 bits	Arquitectura	32/64 bits
Texto	Interfaz	GUI · raton
Aislado	Conectividad	Internet
4 MBR	Particiones	128 GPT
2,2 TB	Cap max	8 ZB
Lento ~30s	Arranque	Rapido ~5s
Sin verific.	Seguridad	Secure Boot
Firme	Extensibilidad	Modular

Diagrama D11 — BIOS vs UEFI: 8 aspectos comparados

DATO CLAVE EXAMEN

Secure Boot verifica la firma digital del bootloader antes de ejecutarlo. Impide rootkits/bootkits. **Obligatorio para Windows 11**. TPM 2.0 tambien requerido.

7. Medidas de capacidad

UNIDAD	BINARIO (IEC)	DECIMAL (SI)
Bit	—	—
Nibble	4 bits	4 bits
Byte (B)	8 bits	8 bits
KB / KiB	1.024 B (2^10)	1.000 B (10^3)
MB / MiB	2^20 B	10^6 B
GB / GiB	2^30 B	10^9 B
TB / TiB	2^40 B	10^12 B
PB / PiB	2^50 B	10^15 B
... hasta YB	2^80 B	10^24 B

EJERCICIO RESUELTO

Compras un SSD de **2 TB** (fabricante, decimal = 2·10^12 B). Windows interpreta en binario: 2·10^12 / 2^40 ≈ **1,82 TB** mostrados. "Faltan" 181 GB por la diferencia binario/decimal.

8. Sistemas de numeracion

Decimal (base 10), **Binario (base 2, interno del ordenador)**, Octal (base 8), Hexadecimal (base 16, atajo binario: 1 hex = 4 bits).

EJERCICIO RESUELTO · CONVERSION

25 decimal → binario:

25÷2=12 r1 · 12÷2=6 r0 · 6÷2=3 r0 · 3÷2=1 r1 · 1÷2=0 r1 → leer de abajo arriba → 11001_2

Verificacion: 16+8+0+0+1=25 ✓

8.2. Complemento a 2

Para representar negativos: invertir bits + sumar 1. Rango 8 bits = **−128 a +127**.

EJERCICIO RESUELTO

-5 en binario 8 bits (C2): 5 = 00000101 → invertir = 11111010 → +1 = `11111011` (FB hex)

8.3. IEEE 754 — Coma flotante

FORMATO	BITS	SIGNO	EXPONENTE	MANTISA
Half (FP16)	16	1	5	10
Single (FP32)	32	1	8	23
Double (FP64)	64	1	11	52

9. Juegos de caracteres

9.1. ASCII

1963, 7 bits, 128 caracteres (33 control + 95 imprimibles). LF=10, CR=13, espacio=32, '0'-'9'=48-57, 'A'-'Z'=65-90, 'a'-'z'=97-122. [RFC-20]

9.2. ASCII extendido y codepages

8 bits, 256 caracteres. Codepage 850 (MS-DOS Europa), ISO 8859-1 (Latin-1, Unix), Windows-1252, ISO 8859-15 (incluye €).

9.3. Unicode y UTF-8

Estructura de UTF-8

1 byte	0xxxxxxx				U+0000 - U+007F · ASCII
2 bytes	110xxxxx	10xxxxxx			U+0080 - U+07FF · Latin ext.
3 bytes	1110xxxx	10xxxxxx	10xxxxxx		U+0800 - U+FFFF · BMP (CJK)
4 bytes	11110xxx	10xxxxxx	10xxxxxx	10xxxxxx	U+10000+ · emojis

Diagrama D12 — UTF-8: longitud variable 1-4 bytes, autosincronizable

UTF-16 (Windows, Java, JS): 2 o 4 bytes. **UTF-32**: 4 bytes fijos. **BOM**: U+FEFF al inicio (UTF-8: EF BB BF · UTF-16 BE: FE FF · UTF-16 LE: FF FE).

Normalizacion Unicode: NFC (compuesta, web), NFD (descompuesta), NFKC, NFKD.

9.4. EBCDIC

IBM 1963, 8 bits, sistemas mainframe z/OS. **Incompatible con ASCII** (las letras no estan en orden contiguo).

REFERENCIA CRUZADA

Las codificaciones se amplian en el **Tema 16** (Comunicacion de datos) y la comunicacion web en el **Tema 34** (Internet y servicios web).

Contenido ampliado v2.0 — ver tema-11-contenido.md para version completa con ~14.300 palabras

Indice del Tema

9 secciones · ~14.300 palabras · 12 diagramas SVG · 25 preguntas test

1. **Concepto de dato e informacion** (1.2K pal · D1)
   1. Definicion de dato
   2. Definicion de informacion
   3. Piramide DIKW
   4. Ciclo de vida del dato
   5. Calidad del dato (ISO 8000)
   6. Metadatos (ISO 11179)
   7. Clasificacion
2. **Sistemas de informacion** (2.2K pal · D2, D3)
   1. Definicion y concepto
   2. Componentes basicos (7)
   3. Caracteristicas · triada CIA · ENS
   4. Elementos funcionales

   5. Funciones principales (EAPS)
   6. Tipos de SI (TPS · MIS · DSS · EIS)
   7. SI transversales (ERP · CRM · SCM · BPM · BI · DWH)
   8. Herramientas (CMI · Data Warehouse · Data Lake)
   9. Metodologias (Metrica v3 · ITIL · COBIT · Agil)

3. **Arquitectura de ordenadores** (1.4K pal · D4)
   1. Arquitectura Von Neumann (EDVAC 1945)
   2. Arquitectura Harvard (Mark I 1944)
   3. Harvard modificada (x86-64, ARM)

4. **Generaciones de ordenadores** (1.3K pal · D5)
   1. 1ª Valvulas (ENIAC)
   2. 2ª Transistores (TRADIC)
   3. 3ª Circuitos integrados (PDP-11)
   4. 4ª Microprocesador (IBM PC)
   5. 5ª VLSI · IA · Internet
   6. 6ª Cloud · cuantica · neuromorfica

5. **Componentes CPU** (4.5K pal · D6, D7, D8)
   1. Buses (3 tipos)
   2. Procesador: CISC vs RISC · multithreading · pipelining · superescalar · Moore · procesadores actuales
   3. UCP: Registros · UC · ALU · FLAGS/EFLAGS/RFLAGS
   4. Ciclo Fetch-Execute (7 pasos)
   5. Modos de direccionamiento (5 basicos + compuestos)

6. **Memoria** (3.0K pal · D9, D10, D11)
   1. Jerarquia
   2. RAM: SRAM/DRAM · evolucion · DDR1-5 · ECC · virtual · CMOS
   3. ROM: PROM/EPROM/EEPROM/Flash · NAND/NOR
   4. BIOS vs UEFI · Secure Boot · TPM 2.0

7. **Medidas de capacidad** (0.4K pal)
   1. Bit a YB
   2. IEC (KiB) vs SI (KB)
   3. Volumenes reales

8. **Sistemas de numeracion** (0.7K pal)
   1. Decimal · Binario · Octal · Hex

2. Conversiones paso a paso
3. Complemento a 2
4. IEEE 754 coma flotante

9. **Juegos de caracteres** (1.4K pal · D12)
   1. ASCII (7 bits, 1963)
   2. ASCII extendido · codepages
   3. Unicode y UTF-8
   4. UTF-16 y UTF-32
   5. BOM
   6. Normalizacion
   7. EBCDIC
   8. ISO/IEC 10646

Catalogo de Diagramas

12 SVG inline · zero-dependencias · escalables · imprimibles

ID	TITULO	SECCION	TIPO
D1	Piramide DIKW	§ 1.3	Piramide
D2	Componentes SI	§ 2.2	Bloques
D3	Piramide tipos SI	§ 2.5	Piramide
D4	Von Neumann vs Harvard	§ 3	Comparativa
D5	Timeline generaciones	§ 4	Timeline
D6	Bloques CPU	§ 5.3	Arquitectura
D7	Ciclo Fetch-Execute	§ 5.4	Flowchart
D8	Modos direccionamiento	§ 5.5	Conceptual
D9	Jerarquia memoria	§ 6.1	Piramide
D10	Evolucion RAM	§ 6.2	Timeline
D11	BIOS vs UEFI	§ 6.4	Comparativa
D12	Estructura UTF-8	§ 9.3	Estructura

Los 12 diagramas aparecen embebidos en las secciones correspondientes de la pestaña *Contenido*. El codigo fuente completo esta disponible en el fichero `tema-11-diagramas.md`.

Paleta de colores

COLOR	HEX	USO
Azul Ayto Madrid	#0055a0	Primario, estructura
Azul oscuro	#003d75	Niveles superiores
Azul medio	#3378b9	Niveles intermedios
Azul claro	#d6e4f0	Fondos, celdas
Verde	#2d8659	Exitos, ventajas, Harvard
Rojo	#c8564a	Cuellos de botella, errores
Naranja	#c77a1b	Callouts dato clave
Purpura	#7b4f9e	Referencias cruzadas

Test de Autoevaluacion

25 preguntas tipo test A/B/C · penalizacion 1/3 · ~25 min

0	0	0	0
RESPONDIDAS	CORRECTAS	INCORRECTAS	PUNTUACION

PREGUNTA 1

Cual es la unidad minima de informacion en un sistema informatico?

A Byte

B Bit

C Nibble

Correcta: B · Bit

El bit (binary digit) representa 0 o 1, unidad minima.

Referencia: tema-11-contenido.md §7

PREGUNTA 2

En la arquitectura Von Neumann, cual es la causa principal de su cuello de botella?

A La ALU no puede hacer operaciones aritmeticas y logicas simultaneamente

B Los datos y las instrucciones comparten el mismo bus de memoria

C La UC no puede decodificar mas de una instruccion a la vez

Correcta: B · Los datos y las instrucciones comparten el mismo bus de memoria

Bus compartido impide busqueda simultanea de datos e instrucciones.

Referencia: tema-11-contenido.md §3.1

PREGUNTA 3

Que caracteristica diferencia fundamentalmente la arquitectura Harvard de la Von Neumann?

A Harvard usa microprocesadores RISC exclusivamente

B Harvard separa memoria de instrucciones y de datos

C Harvard no utiliza buses de control

Correcta: B · Harvard separa memoria de instrucciones y de datos

Harvard usa memorias y buses separados para datos e instrucciones.

Referencia: tema-11-contenido.md §3.2

PREGUNTA 4

Cual de las siguientes afirmaciones sobre los procesadores RISC es correcta?

A Usan instrucciones complejas que requieren 4-10 ciclos

B Solo las instrucciones de carga/almacenamiento acceden a memoria de datos

C Son la arquitectura predominante en x86

Correcta: B · Solo las instrucciones de carga/almacenamiento acceden a memoria de datos

Arquitectura load-store: caracteristica fundamental RISC.

Referencia: tema-11-contenido.md §5.2.1

PREGUNTA 5

Que componente de la CPU contiene la direccion de la siguiente instruccion a ejecutar?

A Registro de Instruccion (RI)

B Contador de Programa (CP)

C Registro de Estado (FLAGS)

Correcta: B · Contador de Programa (CP)

El CP apunta a la siguiente instruccion; RI contiene la actual.

Referencia: tema-11-contenido.md §5.3.2

PREGUNTA 6

Cuantos bytes componen un Kibibyte (KiB) segun la norma IEC 60027-2?

A 1.000 bytes

B 1.024 bytes

C 512 bytes

Correcta: B · 1.024 bytes

KiB binario = 2^10 = 1.024 B. KB decimal = 1.000 B.

Referencia: tema-11-contenido.md §7.1

PREGUNTA 7

En la primera generacion de ordenadores (1940-1952), cual era el componente electronico principal?

A Transistores

B Circuitos integrados

C Valvulas de vacio

Correcta: C · Valvulas de vacio

Valvulas y tubos de vacio (ENIAC).

Referencia: tema-11-contenido.md §4.1

PREGUNTA 8

Que tipo de bus transporta las direcciones de memoria en operaciones de lectura/escritura?

A Bus de datos

B Bus de control

C Bus de direcciones

Correcta: C · Bus de direcciones

Bus de direcciones, unidireccional CPU→memoria.

Referencia: tema-11-contenido.md §5.1

PREGUNTA 9

Que tipo de ROM se borra por luz ultravioleta y se reprograma electricamente?

A PROM

B EPROM

C EEPROM

Correcta: B · EPROM

EPROM: ventana de cuarzo para UV, reprogramacion electrica.

Referencia: tema-11-contenido.md §6.3

PREGUNTA 10

Cual NO es una funcion basica de un SI?

A Procesamiento

B Compilacion de codigo fuente

C Almacenamiento

Correcta: B · Compilacion de codigo fuente

Funciones EAPS: Entrada/Almacenamiento/Procesamiento/Salida.

Referencia: tema-11-contenido.md §2.4

PREGUNTA 11

Cuantos pines tiene un modulo de memoria DDR4?

A 240 pines

B 184 pines

C 288 pines

Correcta: C · 288 pines

DDR4=288p (como DDR5 pero incompatibles por voltaje).

Referencia: tema-11-contenido.md §6.2.3

PREGUNTA 12

Que codificacion usa 1-4 bytes y es compatible con ASCII de 7 bits?

A EBCDIC

B UTF-8

C ISO-8859-1

Correcta: B · UTF-8

UTF-8: longitud variable, compatible ASCII, dominante en web.

Referencia: tema-11-contenido.md §9.3

PREGUNTA 13

Que tecnologia permite a un nucleo ejecutar 2 tareas simultaneas?

A Multiprocesamiento

B MultiThreading (HyperThreading / SMT)

C Multinucleo

Correcta: B · MultiThreading (HyperThreading / SMT)

SMT duplica unidades logicas; Intel=HTT, AMD=SMT.

Referencia: tema-11-contenido.md §5.2.3

PREGUNTA 14

Cual es la diferencia correcta entre BIOS y UEFI?

A BIOS soporta 128 GPT, UEFI 4 MBR

B UEFI se ejecuta en 16 bits como BIOS

C UEFI soporta 128 GPT; BIOS se limita a 4 MBR

Correcta: C · UEFI soporta 128 GPT; BIOS se limita a 4 MBR

UEFI=128 GPT, 8 ZB; BIOS=4 MBR, 2,2 TB.

Referencia: tema-11-contenido.md §6.4

PREGUNTA 15

Que ocurre durante la fase FETCH del ciclo de instrucciones?

A La ALU ejecuta la operacion

B La instruccion es localizada en memoria y transferida al RI

C El CP se decrementa

Correcta: B · La instruccion es localizada en memoria y transferida al RI

CP→MAR→Mem→MBR→RI. CP se incrementa, no decrementa.

Referencia: tema-11-contenido.md §5.4

PREGUNTA 16 NUEVA V2

[v2] En la piramide DIKW, cual es el orden correcto de abajo a arriba?

A Dato→Conocimiento→Informacion→Sabiduria

B Dato→Informacion→Conocimiento→Sabiduria

C Informacion→Dato→Sabiduria→Conocimiento

Correcta: B · Dato→Informacion→Conocimiento→Sabiduria

DIKW (Ackoff 1989): Dato · Informacion · Conocimiento · Sabiduria.

Referencia: tema-11-contenido.md §1.3

PREGUNTA 17 NUEVA V2

[v2] Cuales son las 4 dimensiones canonicas de calidad del dato (ISO 8000)?

A Exactitud, Completitud, Consistencia, Oportunidad

B Seguridad, Privacidad, Confidencialidad, Integridad

C Velocidad, Precision, Exactitud, Relevancia

Correcta: A · Exactitud, Completitud, Consistencia, Oportunidad

ISO 8000: exactitud, completitud, consistencia, oportunidad.

Referencia: tema-11-contenido.md §1.5

PREGUNTA 18 NUEVA V2

[v2] El Padron Municipal del Ayto Madrid corresponde principalmente a:

A EIS (Executive Information System)

B DSS (Decision Support System)

C TPS (Transaction Processing System)

Correcta: C · TPS (Transaction Processing System)

TPS: gestiona transacciones diarias (altas/bajas/modificaciones).

Referencia: tema-11-contenido.md §2.5

PREGUNTA 19 NUEVA V2

[v2] Cuantas etapas tiene el pipeline RISC clasico (modelo MIPS)?

A 3 etapas

B 5 etapas

C 7 etapas

Correcta: B · 5 etapas

5 etapas: IF-ID-EX-MEM-WB.

Referencia: tema-11-contenido.md §5.2.4

PREGUNTA 20 NUEVA V2

[v2] Que indica el bit ZF (Zero Flag) del registro FLAGS en x86?

A El resultado de la ultima operacion es cero

B El procesador esta en modo protegido

C Se ha producido un desbordamiento

Correcta: A · El resultado de la ultima operacion es cero

ZF=1 si resultado cero. Bit 6 del registro FLAGS.

Referencia: tema-11-contenido.md §5.3.1.1

PREGUNTA 21 NUEVA V2

[v2] Rango de un entero de 8 bits en complemento a 2?

A De 0 a 255

B De -127 a +127

C De -128 a +127

Correcta: C · De -128 a +127

C2 8 bits: -2^7 a +2^7-1 = -128 a +127.

Referencia: tema-11-contenido.md §8.2

PREGUNTA 22 NUEVA V2

[v2] Distribucion de bits en IEEE 754 precision simple (float 32 bits)?

A 1 bit signo, 8 bits exponente, 23 bits mantisa

B 1 bit signo, 11 bits exponente, 20 bits mantisa

C 2 bits signo, 7 bits exponente, 23 bits mantisa

Correcta: A · 1 bit signo, 8 bits exponente, 23 bits mantisa

Single: 1+8+23. Double: 1+11+52.

Referencia: tema-11-contenido.md §8.3

PREGUNTA 23 NUEVA V2

[v2] Cuantos bytes usa UTF-8 para un caracter del BMP (incluye CJK)?

A 1 byte

B 2 bytes

C 3 bytes

Correcta: C · 3 bytes

BMP (U+0800 a U+FFFF) = 3 bytes en UTF-8.

Referencia: tema-11-contenido.md §9.3

PREGUNTA 24 NUEVA V2

[v2] Que componente hardware traduce direcciones virtuales a fisicas?

A TLB de forma autonoma

B MMU consultando la tabla de paginas

C La ALU mediante operaciones aritmeticas

Correcta: B · MMU consultando la tabla de paginas

MMU es la logica; TLB es solo cache de traducciones.

Referencia: tema-11-contenido.md §6.2.8

PREGUNTA 25 NUEVA V2

[v2] Que hace el Secure Boot de UEFI?

A Cifra el disco al iniciar

B Verifica la firma digital del bootloader para impedir rootkits

C Requiere TPM 3.0 o superior

Correcta: B · Verifica la firma digital del bootloader para impedir rootkits

Verifica firma; obligatorio Windows 11; TPM 2.0.

Referencia: tema-11-contenido.md §6.4

Caso Practico

Supuesto — Ayuntamiento de Madrid

El Ayuntamiento de Madrid moderniza el sistema de atencion al ciudadano. Se requiere renovar los puestos de trabajo, el servidor central del Padron Municipal y el portal web. Responda a las cuestiones siguientes aplicando los conceptos del Tema 11.

Especificaciones de los equipos nuevos:

PUESTO	CPU	RAM	DISCO
Atencion al ciudadano (100 puestos)	Intel Core i5-14400 (6P+4E, 16 hilos, 4,7 GHz)	16 GB DDR5	SSD 512 GB NVMe
Servidor Padron	2× AMD EPYC 9354 (32 cores, SMT, ECC)	256 GB DDR5 ECC	4× SSD 2 TB RAID-10

Cuestion 1 — Clasifique el Padron Municipal segun los tipos de SI (TPS/MIS/DSS/EIS) y justifique. 2 pts

TPS (Transaction Processing System). Justificacion: el Padron gestiona transacciones diarias de altas, bajas, modificaciones y consultas de residentes en tiempo real. Es un SI operativo que alimenta al resto de sistemas (MIS estadisticos, DSS urbanistico). Nivel organizacional: operativo.

Cuestion 2 — Calcule el numero total de hilos logicos en un servidor con 2 procesadores AMD EPYC 9354 (32 cores con SMT cada uno). 2 pts

Cada EPYC 9354 tiene 32 cores con SMT (2 hilos por core) = 64 hilos por CPU. Con 2 CPUs = **128 hilos logicos**. La multiplicacion aplica SMT (AMD) equivalente a HyperThreading (Intel).

Cuestion 3 — Los puestos incorporan DDR5. ¿Son compatibles con las placas DDR4 existentes? Justifique. 2 pts

NO son compatibles. Aunque DDR4 y DDR5 tienen ambos **288 pines**, son fisica y electricamente incompatibles: DDR4 usa 1,2 V y DDR5 usa 1,1 V. La muesca esta en distinta posicion. Requiere placa base compatible con DDR5 (Intel 12th gen+, AMD AM5).

Cuestion 4 — ¿Por que el servidor usa memoria ECC y los puestos de atencion no? 2 pts

La memoria **ECC** (Error Checking and Correction) detecta y corrige errores de 1 bit y detecta (sin corregir) los de 2 bits. Critico en servidores que gestionan datos de ciudadanos (Padron) donde un error podria generar inconsistencias. Los puestos de usuario (No-ECC) no requieren este nivel de fiabilidad por su uso interactivo.

Cuestion 5 — Los SSDs son NAND Flash TLC. ¿Que implica esto frente a SLC o MLC? 2 pts

TLC (Triple-Level Cell, 3 bits/celda): mayor densidad y menor coste que SLC/MLC, pero menor durabilidad (~3.000 ciclos de escritura vs 100.000 de SLC). Adecuado para servidores con carga mixta lectura/escritura. Para maxima durabilidad se usaria SLC; para maxima densidad (archivado) QLC.

Puntuacion total: 10 puntos

Registro de Fuentes

v2.0 · 18 Tier 1 + 8 Tier 2

Tier 1 — Primarias

ID	FUENTE	AÑO
ISO-2382	ISO/IEC 2382 — IT Vocabulary	2015
ISO-11179	Metadata Registries V2.0	2015+
ISO-8000	Data Quality V2.0	2009+
STALLINGS-COA	Computer Organization & Architecture (11e)	2018
TANENBAUM-SO	Structured Computer Organization (6e)	2012
PATTERSON-HENNESSY	Computer Organization & Design (6e) V2.0	2020
INTEL-SDM	Intel 64 and IA-32 Software Developer's Manual	2024
ARM-ARM	ARM Architecture Reference Manual (ARMv9-A) V2.0	2024
JEDEC-DDR	DDR4 JESD79-4 / DDR5 JESD79-5	2012/2020
IEEE-754	Floating-Point Arithmetic V2.0	2019
UNICODE-STD	The Unicode Standard 15.1	2023
ISO-10646	Universal Coded Character Set V2.0	2020
RFC-20	ASCII for Network Interchange	1969
UEFI-SPEC	UEFI Specification 2.10	2022
ENS-RD311	Esquema Nacional de Seguridad V2.0	2022
RGPD	Reglamento (UE) 2016/679 V2.0	2016
METRICA-V3	Metodologia MAP v3 AAPP V2.0	2001

Tier 2 — Secundarias

- LAUDON-MIS (Management Information Systems, 17e)
- ACKOFF-DIKW (DIKW model, 1989)
- KAPLAN-BSC (Balanced Scorecard, HBR 1992)

- DATOS-MADRID (Portal Open Data Ayto Madrid)
- IDC-DATA-SPHERE (Global DataSphere 2025)

Checklist Validacion v2.0

Para Maria / Ana

Peticiones Maria cubiertas

- [ ] 12 diagramas SVG presentes en contenido y HTML
- [ ] Contenido ampliado (14.3K palabras vs 8K original)
- [ ] Ampliacion focalizada (CPU y memoria reforzados)
- [ ] Ejemplos Ayto Madrid (Padron, SIMA, Open Data...)
- [ ] 4 tipos de callout visibles
- [ ] Mnemonicos en castellano (SUMA A, B)
- [ ] Profundidad FLAGS/EFLAGS/RFLAGS, direccionamiento, pipelining
- [ ] Version PDF A4 light imprimible

Exactitud tecnica (nuevo v2.0)

- [ ] DIKW: Ackoff 1989, niveles correctos
- [ ] 4 dimensiones calidad dato (ISO 8000)
- [ ] Metadatos 3 tipos (descrip/estruc/admin)
- [ ] Triada CIA, ISO 27001, ENS RD 311/2022
- [ ] First Draft EDVAC 1945 (Von Neumann)
- [ ] Harvard Mark I 1944
- [ ] IBM 650 RENFE 1959 (primer ordenador Espana)
- [ ] Pipeline RISC 5 etapas (IF/ID/EX/MEM/WB)

- [ ] FLAGS bits (CF=0, ZF=6, SF=7, OF=11)
- [ ] DDR5 spec (1,1V, 8400 MT/s, 128 GB, 288p)
- [ ] NAND vs NOR Flash, SLC/MLC/TLC/QLC
- [ ] Memoria virtual (pagina 4KB, MMU, TLB)
- [ ] TPM 2.0 / Windows 11
- [ ] IEEE 754 single (1+8+23)
- [ ] Complemento 2 8 bits: -128 a +127
- [ ] UTF-8 BMP = 3 bytes
- [ ] BOM UTF-8: EF BB BF

Test (25 preguntas)

- [ ] P16-P25 (nuevas) correctas y bien formuladas
- [ ] Distribucion equilibrada entre secciones
- [ ] Dificultad adecuada C1

Diagramas (12)

- [ ] D1 DIKW · D2 Componentes SI · D3 Tipos SI
- [ ] D4 Von Neumann/Harvard · D5 Timeline generaciones
- [ ] D6 Bloques CPU · D7 Fetch-Execute · D8 Direccionamiento
- [ ] D9 Jerarquia memoria · D10 Evolucion RAM
- [ ] D11 BIOS/UEFI · D12 UTF-8

Validado por: _____

Fecha: _____

Decision: APROBADO · REQUIERE CAMBIOS · RECHAZADO